SystemVerilog

SystemVerilog — язык для проектирования и верификации ASIC и микропроцессоров. Он уникален, объединяя описание аппаратуры с мощными средствами для тестовых окружений, ускоряя проверку чипов.

Сортировать по: